

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09232633 A

(43) Date of publication of application: 05.09.97

(51) Int. CI

H01L 33/00

H01L 21/203

H01L 21/28

H01L 21/363

H01S 3/18

// H01L 21/205

(21) Application number: 08039445

(22) Date of filing: 27.02.96

(71) Applicant

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

YOKOGAWA TOSHIYA

YOSHII SHIGEO


(54) MANUFACTURE OF SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a P-type ohmic electrode structure of low contact resistance for a II-VI semiconductor laser or the like.

SOLUTION: A blue semiconductor laser is formed of ZnSe II-VI semiconductor. A CI-doped N-type ZnSe layer 12, a CI-doped N-type ZnSSe clad layer 13, a CI-doped N-type MgSSe clad layer 14, a CI-doped N-type ZnSSe optical waveguide layer 15, an ZnCdSe active layer 16, an N-doped P-type ZnSSe optical guide layer 17, an N-doped P-type ZnMgSSe clad layer 18, an N-doped P-type ZnSSe layer 19, an N-doped P-type ZnSe layer 110, an amorphous Te layer 111, and an insulating layer 112 are formed on an Si-doped N-type GaAs substrate 11 for the formation of a P-type ohmic electrode structure of low contact resistance. The P-type ohmic electrode structure of this constitution can be lessened in contact resistance by the use of the amorphous Te layer 111 as a contact layer.

COPYRIGHT: (C)1997,JPO





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-232633

(43)公開日 平成9年(1997)9月5日


(51) Int.Cl.		識別記号	庁内整理番号	FΙ				技	術表示箇所
H01L	33/00			H01L	33/00			D	
	21/203				21/203		1	M	
	21/28	301			21/28		301	Z	
	21/363				21/363				
H01S	3/18			H01S	3/18				
			審査請求	未開求簡潔	℟項の数 10	OL	(全 12	頁) 最	終質に続く
(21)出願番号		特願平8-39445		(71)出願	人 000005	821			
					松下電	器産業	株式会社		
(22)出願日		平成8年(1996)2			門真市	大字門真	1006番地		
				(72)発明					
								1006番地	松下電器
					産業株		内		
				(72)発明	,,				
								1006番地	松下電器
					産業株		•		
				(74)代理	人,弁理士	掩本	智之	(外1名)	


(54) 【発明の名称】 半導体構造体および半導体装置の製造方法

(57)【要約】

【課題】 II-VI族半導体レーザ等の低コンタクト抵抗のp型オーム性電極構造体を提供する。

【解決手段】 ZnSe系II-VI族半導体を用いた青色半導体レーザである。Siをドープしたn型GaAs基板11上に、C1をドープしたn型ZnSe層12、C1をドープしたn型 ZnSSeクラッド層13、C1をドープしたn型ZnMgSSeクラッド層14、C1をドープしたn型ZnSSe光導波層15、ZnCdSe活性層16、Nをドープしたp型ZnSSe光導波層17、Nをドープしたp型ZnMgSSeクラッド層18、Nをドープしたp型ZnSSe層19、Nをドープしたp型ZnSe層110、アモルファスTe層111、絶縁層112である。Teアモルファス層111をコンタクト層に用いることにより、低いコンタクト抵抗が得られる。





【特許請求の範囲】

【請求項1】基板上に形成した半導体多層膜と、前配多層膜上に形成したアモルファス半導体層と、前配アモルファス半導体層上に形成した金属電極とを備えたことを特徴とする半導体構造体。

【請求項2】基板上に形成した半導体多層膜と、前記多層膜上に形成したS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGeまたはSiCアモルファス層と、前記アモルファス層上に形成した金属電極とを備えたことを特徴とする半導体構造体。

【請求項3】基板上に形成した半導体多層膜と、前記多層膜上に形成した水素不純物を添加したアモルファス半 導体層と、前記アモルファス半導体層上に形成した金属 電極とを備えたことを特徴とする半導体構造体。

【請求項4】基板上に形成した半導体多層膜と、前記多 層膜上に形成した銀不純物を添加したアモルファス半導 体層と、前記アモルファス半導体層上に形成した金属電 極とを備えたことを特徴とする半導体構造体。

【請求項5】半導体多層膜が、II-VI族化合物半導体であることを特徴とする請求項1~4のいずれかに記載の 20 半導体構造体。

【請求項6】真空中にて基板上に、半導体エピタキシャル層を成長する工程と、真空中にて前記半導体エピタキシャル層を冷却する工程と、真空中にて前記半導体エピタキシャル層上にアモルファス半導体層を形成する工程と、真空中にて前記アモルファス半導体層上に電極用金属を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項7】真空中にて基板上に、半導体エピタキシャル層を成長する工程と、真空中にて前記半導体エピタキ 30シャル層を冷却する工程と、真空中にで前記半導体エピタキシャル層上に電極用金属を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項8】真空中にて基板上に、半導体エピタキシャル層を成長する工程と、真空中にて成長温度付近の基板温度で前配半導体エピタキシャル層上に電極用金属を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項9】半導体エピタキシャル層がII-VI族化合物 半導体であることを特徴とする請求項6、7または8に 40 記載の半導体装置の製造方法。

【請求項10】基板上にII-VI族半導体エピタキシャル 層を成長する工程と、前記II-VI族半導体エピタキシャル層上に電極用金属を形成する工程と、前記金属表面に 加速イオンを照射する工程とを有することを特徴とする 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は光ディスクなどに用いられる半導体発光素子等の半導体装置に関するもので 50

ある。

[0002]

【従来の技術】ZnSe系II-VI族化合物半導体は直接遷移 型で広いバンドギャップをもつことから、近年、これを 用いた青色半導体レーザの開発が活発に行われている。 【0003】従来例として、ZnSe系II-VI族半導体を用 いた青色半導体レーザの構造を図11に示す。111は Siをドープしたn型GaAs基板、112はClをドープしたn 型ZnSe層、113はClをドープしたn型ZnSSeクラッド 層、114はC1をドープしたn型ZnMgSSeクラッド層、1 15はClをドープしたn型ZnSSe光導波層、116はZnCd Se活性層、117はNをドープしたp型ZnSSe光導波層、 118はNをドープしたp型ZnMgSSeクラッド層、119 はNをドープしたp型ZnSSe層、1110はNをドープした p型ZnSe層、11111はp型ZnSe/ZnTe多重量子井戸層、 1112はNをドープしたp型ZnTeコンタクト層、111 3は絶縁層、1114はp型AuPd電極、1115はn型In 電極である。

2

[0004]

【発明が解決しようとする課題】本発明が解決しようと する課題を以下に述べる。

【0005】(1)p型ZnSeまたはp型ZnSSe上に金属を直接形成してp型電極を得る場合、最も仕事関数の大きな金属である金や白金などを用いても、ショットキー障壁が生じオーム性接触が得られない。そのためレーザ素子の駆動電圧の増加が生じる。

【0006】(2)従来のようにp型ZnTeコンタクト層を用いる場合、p型ZnTeに対しては金を用いればオーム性接触が容易に得られるが、ZnTeとその下の層であるZn Seとは格子定数の不整合率が7%と大きいためZnTe層中にミスフィット転位が発生し、これがレーザの劣化を生じさせる。

【0007】(3)結晶成長後II-VI族半導体を空気中に放置すると急速に酸化が進み、Zn0やSe0が最表面に形成される。特にこのZn0は材料的に非常に安定であるため金属-II-VI族半導体間に存在すると大きな障壁となりオーム性接触を得ることは困難となる。

【0008】(4) ZnSe系II-VI族化合物半導体の結晶 成長温度は一般に200から300℃と極めて低いため電極形成のための熱処理温度をそれ以下に設定しなければならない。金属が表面酸化層を拡散しII-VI族半導体と反応 層を形成できるような充分高い温度で熱処理を行うことができない。

【0009】そこで本発明は、II-VI族半導体レーザ等の低コンタクト抵抗のp型オーム性電極構造体を提供するものである。

[0010]

【課題を解決するための手段】課題を解決するための手 段は次の通りである。

【0011】 (1) II-VI族半導体エピタキシャル層上

3

にアモルファス半導体を形成した後、そのアモルファス 半導体上に金属を形成した電極構造にすることである。 【0012】(2) II-VI族半導体エピタキシャル層上 にS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe またはSiC層を形成した後、その層上に金属を形成した 電極構造にすることである。

【0013】(3) II-VI族半導体エピタキシャル層上 に水素不純物を添加したアモルファス半導体層を形成し た後、そのアモルファス半導体層上に金属を形成した電 極構造にすることである。

【0014】(4)II-VI族半導体エピタキシャル層上に銀不純物を添加したアモルファス半導体層を形成した後、そのアモルファス半導体層上に金属を形成した電極構造にすることである。

【0015】(5) 真空中にて半導体基板上にII-VI族 半導体エピタキシャル層を成長した後、引き続き真空中 にて半導体基板及びII-VI族半導体エピタキシャル層を 冷却し、さらに引き続き真空中にてII-VI族半導体エピ タキシャル層上にSiCなどのアモルファス半導体を形成 し、その後アモルファス半導体層上に電極用金属を形成 20 することである。

【0016】(6) 真空中にて半導体基板上にII-VI族 半導体エピタキシャル層を成長した後、引き続き真空中 にて成長温度付近の基板温度でII-VI族半導体エピタキ シャル層上に電極用金属を形成することである。

【0017】(7)真空中にて半導体基板上にII-VI族 半導体エピタキシャル層を成長した後、引き続き真空中 にて半導体基板及びII-VI族半導体エピタキシャル層を 冷却し、さらに引き続き真空中にてII-VI族半導体エピ タキシャル層上に電極用金属を形成することである。

【0018】(8)半導体基板上にII-VI族半導体エピタキシャル層を成長した後、そのII-VI族半導体エピタキシャル層上に電極用金属を形成し、さらにその金属表面に加速イオンを照射することである。

[0019]

【発明の実施の形態】以下、本発明の実施の形態について図1から図10を用いて説明する。

【0020】(実施の形態1)図1はZnSe系II-VI族半導体を用いた青色半導体レーザの構造断面図を示す。1 1はSiをドープしたn型GaAs基板、12はClをドープしたn型ZnSe層、13はClをドープしたn型ZnSseクラッド層、14はClをドープしたn型ZnMgSSeクラッド層、15はClをドープしたn型ZnMgSSeクラッド層、15はClをドープしたn型ZnSSe光導液層、16はZnCdSe活性層、17はNをドープしたp型ZnSSe光導液層、18はNをドープしたp型ZnMgSSeクラッド層、19はNをドープしたp型ZnSe層、111はアモルファスTe層、112は絶縁層、113はp型AuPd電極、114はn型In電極である。本実施の形態のように、Teアモルファス層111をコンタクト層に用いることにより、低いコンタクト抵抗が得られた。 【0021】その結果である作製したレーザの電流一電 圧特性を図1(b)に示す。図に示すように従来に比ベレ ーザの立ち上がり電圧は減少し、レーザの駆動電圧の低 滅化がはかれた。その結果長寿命化が実現できた。

【0022】従来のようにp型ZnTeなどのエピタキシャル層でコンタクト層を形成する場合も、p型ZnTeに対しては金を用いれば上述の実施の形態と同様にオーム性接触が容易に得られる。しかしZnTeがエピタキシャル結晶であるがためにZnTeとその下の層であるZnSeとの格子定数の不整合率が大きな問題となり、これによりZnTe層中にミスフィット転位が発生し、レーザの劣化を生じさせる

【0023】一方アモルファス層をエピタキシャル層上に形成する場合は、アモルファス層がもともと規則的な原子配列をとっていないため格子整合率を考慮する必要がない。従って格子不整に起因した転位の発生、伝搬もなく高品質のアモルファス層が形成できる。その結果レーザの寿命も向上できる。またAuなどの金属を用いればTeアモルファス層111に対してオーム性接触が容易に得られることは言うまでもない。

【0024】次に、図2は作製の工程の一例を示す。本 実施の形態ではZnSe系II-VI族半導体の成長方法とし て、分子線エピタキシー法を用いた。まずGaAs基板11 上にClをドープしたn型ZnSe層12、Clをドープしたn型 ZnSSeクラッド層13、Clをドープしたn型ZnMgSSeクラッド層14、Clをドープしたn型ZnMgSSeクラッド層16、Nをドープしたp型ZnSe光導液層17、Nをドープしたp型ZnSe層18、Nをドープしたp型ZnSse層19、Nをドープしたp型ZnSe層110と順次エピタキシャル成長する。次に、Nをドープしたp型ZnSe層110と順次エピタキシャル成長する。次に、Nをドープしたp型ZnSe層110上に蒸着法を用いてTeアモルファス層11を形成する。次にフォトリソグラフ法によってストライプ状のレジストパターンを成長層上に形成し、それをマスクとして用いて成長層をストライプ状にエッチングする。

【0025】レジストマスク下以外の領域のNをドープしたp型ZnMgSSeクラッド層18、Nをドープしたp型ZnSSe層19、Nをドープしたp型ZnSe層110、Teアモルファス111をエッチング除去した。その後、絶縁層112を全面蒸着した後リフトオフを行い、エッチングされた領域に電流狭窄層として絶縁層112が埋め込まれた構造を形成する。そしてさらにウエハ全面に蒸着法を用いてp型AuPd電極113を形成する。

【0026】尚、以上の説明では、コンタクト層をTeアモルファス層111で構成した例で説明したが、その他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGeまたはSiC層についても同様に実施可能である。

【0027】 (実施の形態2)図3は、ZnSe系II-VI族 半導体を用いた青色半導体レーザの構造断面図を示す。 31はSiをドープしたn型GaAs基板、32はClをドープ

したn型2nSe層、33はC1をドープしたn型2nSSeクラッ ド層、34はC1をドープしたn型ZnMgSSeクラッド層、3 5はC1をドープしたn型ZnSSe光導波層、36はZnCdSe活 性層、37はNをドープしたp型ZnSSe光導波層、38はN をドープしたp型ZnMgSSeクラッド層、39はNをドープ したp型ZnSSe層、310はNをドープしたp型ZnSe層、3 11は水素不純物を添加したアモルファスSiC層、31 2は絶縁層、313はp型AuPd電極、314はn型In電極 である。

【0028】本実施の形態のように、水素不純物を添加 10 したSiCアモルファス層311をコンタクト層に用いる ことにより、低いコンタクト抵抗が得られた。その結果 である作製したレーザの電流一電圧特性を図3(b)に示 す。図に示すように従来に比べレーザの立ち上がり電圧 は減少し、レーザの駆動電圧の低減化がはかれた。その 結果長寿命化が実現できた。

【0029】本実施の形態のようにSiCアモルファス層 311に水素不純物を添加することによりSiCアモルフ ァス層 3 1 1 のバンドギャップ内の局在準位密度を低減 または制御できる。II-VI族半導体とSiCアモルファス層 20 311との界面におけるキャリア輸送はこの局在準位密 度と強く関係しており、この水素不純物の添加量を制御 することによりII-VI族半導体に対するコンタクト層と しての特性を容易に制御することができる。

【0030】SiCアモルファス層311をエピタキシャ ル層上に形成する場合も同様に格子整合率を考慮する必 要がない。従って格子不整に起因した転位の発生、伝搬 もなく髙品質のアモルファス層が形成できる。その結果 レーザの寿命も向上できる。またAuなどの金属を用いれ ばSiCアモルファス層311に対してオーム性接触が容 易に得られることは言うまでもない。

【0031】次に、図4は作製の工程の一例を示す。本 実施の形態ではZnSe系II-VI族半導体の成長方法とし て、分子線エピタキシー法を用いた。まずGaAs基板31 上にClをドープしたn型2nSe層32、Clをドープしたn型 ZnSSeクラッド層33、C1をドープしたn型ZnMgSSeクラ ッド層 3 4、C1をドープしたn型ZnSSe光導波層 3 5、Zn CdSe活性層36、Nをドープしたp型ZnSSe光導波層3 7、Nをドープしたp型ZnMgSSeクラッド層38、Nをドー プレたp型ZnSSe層 3 9、Nをドープレたp型ZnSe層 3 1 0 40 と順次エピタキシャル成長する。次に、Nをドープしたp 型ZnSe層310上にECRプラズマCVDを用いて水素不純物 を添加したSiCアモルファス層311を形成する。

【0032】次にフォトリソグラフ法によってストライ プ状のレジストパターンを成長層上に形成し、それをマ スクとして用いて成長層をストライプ状にエッチングす る。レジストマスク下以外の領域のNをドープしたp型Zn MgSSeクラッド層38、Nをドープしたp型ZnSSe層39、 Nをドープしたp型ZnSe層 3 1 0、水素不純物を添加した アモルファスSiC層311をエッチング除去した。その

後、絶縁層312を全面蒸着した後リフトオフを行い、 エッチングされた領域に電流狭窄層として絶縁層312 が埋め込まれた構造を形成する。 そして ウエハ全面に蒸 着法を用いてp型AuPd電極310を形成する。

【0033】尚、以上の説明では、コンタクト層をSiC アモルファス層311で構成した例で説明したが、その 他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si GeまたはSiC層についても同様に実施可能である。

【0034】 (実施の形態3) 図5は、ZnSe系II-VI族 半導体を用いた青色半導体レーザの構造断面図を示す。 5 1 はSiをドープしたn型GaAs基板、5 2 はClをドープ したn型ZnSe層、5 3 はClをドープしたn型ZnSSeクラッ ド層、54はC1をドープしたn型ZnMgSSeクラッド層、5 5 はC1をドープしたn型ZnSSe光導波層、 5 6 はZnCdSe活 性層、57はNをドープしたp型ZnSSe光導波層、58はN をドープしたp型ZnMgSSeクラッド層、5 9はNをドープ したp型ZnSSe層、510はNをドープしたp型ZnSe層、5 11は銀不純物を添加したアモルファスAsSe層、512 は絶縁層、513はp型AuPd電極、514はn型In電極で

【0035】本実施の形態のように、銀不純物を添加し たアモルファスAsSe層 5 11をコンタク ト層に用いるこ とにより、低いコンタクト抵抗が得られた。その結果で ある作製したレーザの電流一電圧特性を図 5 (b) に示 す。図に示すように従来に比ベレーザの立ち上がり電圧 は減少し、レーザの駆動電圧の低減化がはかれた。その 結果長寿命化が実現できた。

【0036】本実施の形態のように、アモルファスAsSe 層511に銀不純物を添加すると銀不純物がII-VI族半 導体とアモルファスAsSe層511との界面に熱処理また は光照射などにより異常拡散する。銀不純物はII-VI族 半導体中においてはアクセプタとして働き、界面に多く 存在させることにより電圧障壁の厚みを薄くすることが 可能となり、トンネル電流を増やし、コンタクト抵抗を 減少させることができる。

【0037】AsSeアモルファス層511をエピタキシャ ル層上に形成する場合も同様に格子整合率を考慮する必 要がない。従って格子不整に起因した転位の発生、伝搬 もなく髙品質のアモルファス層が形成できる。その結果 レーザの寿命も向上できる。またAuなどの金属を用いれ ばAsSeアモルファス層511に対してオーム性接触が容 易に得られることは言うまでもない。

【0038】次に、図6は作製の工程の一例を示す。本 実施の形態ではZnSe系II-VI族半導体の成長方法とし て、分子線エピタキシー法を用いた。まずGaAs基板51 上にC1をドープしたn型ZnSe層52、C1をドープしたn型 ZnSSeクラッド層53、C1をドープしたn型ZnMgSSeクラ ッド層 5 4、C1をドープしたn型ZnSSe光導波層 5 5、Zn CdSe活性層 5 6、Nをドープしたp型ZnSSe光導波層 5

7、Nをドープしたp型ZnMgSSeクラッド層58、Nをドー

プレたp型ZnSSe層 5 9、Nをドープしたp型ZnSe層 5 1 0 と順次エピタキシャル成長する。次に、分子線エピタキ シー装置のチャンバー内で基板を冷却する。そして引き 続き同一チャンバー内にてNをドープしたp型ZnSe層 5 1 0上に銀不純物を添加したアモルファスAsSe層 5 1 1を 形成する。

【0039】次にフォトリソグラフ法によってストライ プ状のレジストパターンを成長層上に形成し、それをマ スクとして用いて成長層をストライプ状にエッチングす る。レジストマスク下以外の領域のNをドープしたp型Zn 10 MgSSeクラッド層58、Nをドープしたp型ZnSSe層59、 Nをドープしたp型ZnSe層 5 1 0 、銀不純物を添加したア モルファスAsSe層511をエッチング除去した。その 後、絶縁層512を全面蒸着した後リフトオフを行い、 エッチングされた領域に電流狭窄層として絶縁層512 が埋め込まれた構造を形成する。そしてウエハ全面に蒸 着法を用いてp型AuPd電極510を形成する。

【0040】尚、以上の説明では、コンタクト層をAsTe アモルファス層 511で構成した例で説明したが、その 他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si 20 GeまたはSiC層についても同様に実施可能である。

【0041】 (実施の形態4) 次に、図7は作製の工程 の一例を示す。本実施の形態ではZnSe系II-VI族半導体 の成長方法として、分子線エピタキシー法を用いた。ま ずGaAs基板71上にClをドープしたn型ZnSe層72、Cl をドープしたn型ZnSSeクラッド層73、Clをドープした n型ZnMgSSeクラッド層74、Clをドープしたn型ZnSSe光 導波層 7 5、ZnCdSe活性層 7 6、Nをドープしたp型ZnSS e光導波層77、Nをドープしたp型ZnMgSSeクラッド層7 8、Nをドープしたp型ZnSSe層 7 9、Nをドープしたp型Z 30 nSe層 7 1 0と順次エピタキシャル成長する。

【0042】次に、分子線エピタキシー装置のチャンバ 一内で基板を冷却する。そして引き続き同一チャンバー 内にてNをドープしたp型ZnSe層710上にTeアモルファ ス層711を室温において形成する。次に真空のチャン バーより大気中に取り出す。そして、フォトリングラフ 法によってストライプ状のレジストパターンを成長層上 に形成し、それをマスクとして用いて成長層をストライ プ状にエッチングする。レジストマスク下以外の領域の Nをドープしたp型ZnMgSSeクラッド層 7 8、Nをドープし 40 たp型ZnSSe層79、Nをドープしたp型ZnSe層710、Te アモルファス層711をエッチング除去した。その後、 絶縁層712を全面蒸着した後リフトオフを行い、エッ チングされた領域に電流狭窄層として絶縁層712が埋 め込まれた構造を形成する。その後さらにウエハ全面に 蒸着法を用いてp型AuPd電極713を形成する。

【0043】結晶成長後II-VI族半導体を空気中に放置 すると急速に酸化が進み、ZnOやSeOが最表面に形成され る。特にこのZnOは材料的に非常に安定であるためエッ

I-VI族半導体間に存在すると大きな電圧障壁を形成する ためオーム性接触を得ることは困難となる。しかし、本 実施の形態によれば、結晶成長後II-VI族半導体を空気 中に放置することなしに同一真空チャンバー中でその上 にTeアモルファス層711を形成するため、Teアモルフ ァス層711とII-VI族半導体との間に酸化膜が介在す ることがない。したがって酸化膜による電圧障壁を取り 除くことができ良好なコンタクト特性を得ることが可能 となる。

【0044】尚、本実施の形態においては同一チャンバ 一内で引き続きTeアモルファス層711の形成を行って いるが、空気中に放置することなしに引き続きTeアモル ファス層711の形成を行えば同様の効果は得られ、例 えばII-VI族半導体の成長室とは別の蒸着室を設けて真 空中でII-VI族半導体をそのチャンバーに移動してTeア モルファス層711を形成してもよい。

【0045】尚、以上の説明では、コンタクト層をTeア モルファス層711で構成した例で説明したが、その他 OS, Se, Te, AsS, AsSe, AsTe, As, Sb, Si, Ge, SiGe またはSiC層についても同様に実施可能である。

【0046】 (実施の形態5) 次に、図8は作製の工程 の一例を示す。本実施の形態ではZnSe系II-VI族半導体 の成長方法として、分子線エピタキシー法を用いた。ま ずGaAs基板 8 1 上にClをドープしたn型ZnSe層 8 2、Cl をドープしたn型ZnSSeクラッド層83、C1をドープした n型ZnMgSSeクラッド層84、Clをドープしたn型ZnSSe光 導波層 8 5、ZnCdSe活性層 8 6、Nをドープしたp型ZnSS e光導波層87、Nをドープしたp型ZnMgSSeクラッド層8 8、Nをドープしたp型ZnSSe層 8 9、Nをドープしたp型Z nSe層810と順次エピタキシャル成長する。次に、分 子線エピタキシー装置のチャンバー内で基板を冷却す る。

【0047】そして引き続き同一チャンバー内にてNを ドープしたp型ZnSe層 8 1 0 上にp型Au電極 8 1 1 を室温 において形成する。次にフォトリソグラフ法によってス トライプ状のレジストバターンを成長層上に形成し、そ れをマスクとして用いて成長層をストライプ状にエッチ ングする。レジストマスク下以外の領域のNをドープし たp型ZnMgSSeクラッド層88、Nをドープしたp型ZnSSe 層89、Nをドープしたp型ZnSe層810、p型AuPd電極 811をエッチング除去した。その後、絶縁層812を 全面蒸着した後リフトオフを行い、エッチングされた領 域に電流狭窄層として絶縁層812が埋め込まれた構造 を形成する。その後さらにウエハ全面に蒸着法を用いて p型Au電極811を形成する。

【0048】結晶成長後II-VI族半導体を空気中に放置 すると急速に酸化が進み、ZnOやSeOが最表面に形成され る。特にこのZnOは材料的に非常に安定であるためエッ チングなどにより完全に除去することは難しく、金属-I チングなどにより完全に除去することは難しく、金属-I 50 I-VI族半導体間に存在すると大きな電圧障壁を形成する

1

ためオーム性接触を得ることは困難となる。しかし、本 実施の形態によれば、結晶成長後II-VI族半導体を空気 中に放置することなしに同一真空チャンパー中でその上 に電極金属を形成するため、金属とII-VI族半導体との 間に酸化膜が介在することがない。したがって酸化膜に よる電圧障壁を取り除くことができ良好なコンタクト特 性を得ることが可能となる。

【0049】尚、本実施の形態においては同一チャンパー内で引き続き金属の形成を行っているが、空気中に放置することなしに引き続き金属の形成を行えば同様の効 10 果は得られ、例えばII-VI族半導体形成用の成長室とは別の蒸着室を設けて真空中でII-VI族半導体をそのチャンパーに移動して金属を形成してもよい。

【0050】(実施の形態6)次に、図9は作製の工程の一例を示す。本実施の形態ではZnSe系II-VI族半導体の成長方法として、分子線エピタキシー法を用いた。まずGaAs基板91上にClをドープしたn型ZnSe層92、Clをドープしたn型ZnMgSSeクラッド層93、Clをドープしたn型ZnSSe光導波層95、ZnCdSe活性層96、Nをドープしたp型ZnSSe光導波層97、Nをドープしたp型ZnMgSSeクラッド層98、Nをドープしたp型ZnSSe層99、Nをドープしたp型ZnSSe層910と順次エピタキシャル成長する。成長温度は270℃とした。

【0051】次に、分子線エピタキシー装置のチャンパー内で基板を成長温度付近に保持しておく。そして引き続き同一チャンバー内にてNをドープしたp型ZnSe層910上にp型Au電極911を形成する。これにより、熱処理効果からさらにコンタクト抵抗の低減がはかれる。次にフォトリソグラフ法によってストライプ状のレジストパターンを成長層上に形成し、それをマスクとして用いて成長層をストライプ状にエッチングする。レジストマスク下以外の領域のNをドープしたp型ZnJSSe層99、Nをドープしたp型ZnSe層910、p型Au電極911をエッチング除去した。その後、絶縁層912を全面蒸着した後リフトオフを行い、エッチングされた領域に電流狭窄層として絶縁層912が埋め込まれた構造を形成する。その後さらにウエハ全面に蒸着法を用いてp型Au電極911を形成する。

【0052】本実施の形態によれば、結晶成長後II-VI 族半導体を空気中に放置することなしに同一真空チャン バー中でその上に電極金属を形成するため、金属-II-VI 族半導体間に酸化膜が介在することがない。したがって 酸化膜による電圧障壁を取り除くことができ良好なコン タクト特性を得ることが可能となる。また成長温度付近 の基板温度にて金属を形成するため、熱処理効果が期待 できさらにコンタクト抵抗の低減がはかれる。

【0053】尚、本実施の形態においては同一チャンバー内で引き続き金属の形成を行っているが、空気中に放 50

置することなしに引き続き金属の形成を行えば同様の効果は得られ、例えばII-VI族半導体形成用の成長室とは別の蒸着室を設けて真空中でII-VI族半導体をそのチャンバーに移動して金属を形成してもよい。

【0054】(実施の形態7)次に、図10は作製の工程の一例を示す。本実施の形態ではZnSe系II-VI族半導体の成長方法として、分子線エピタキシー法を用いた。まずGaAs基板101上にClをドープしたn型ZnSe層102、Clをドープしたn型ZnMgSSeクラッド層103、Clをドープしたn型ZnMgSSeクラッド層104、Clをドープしたn型ZnSSe光導波層105、ZnCdSe活性層106、Nをドープしたp型ZnSSe光導波層107、Nをドープしたp型ZnMgSSeクラッド層108、Nをドープしたp型ZnSe層109、Nをドープしたp型ZnSe層1010と順次エピタキシャル成長する。

【0055】次にフォトリソグラフ法によってストライプ状のレジストパターンを成長層上に形成し、それをマスクとして用いて成長層をストライプ状にエッチングする。レジストマスク下以外の領域のNをドープしたp型ZnSse層108、Nをドープしたp型ZnSse層109、Nをドープしたp型ZnSe層1010をエッチング除去した。その後、絶縁層1011から成る電流狭窄層を形成する。そしてウエハ全面に蒸着法を用いてp型AuPd電極1012を形成する。

【0056】次に、p型AuPd電極1012上から窒素のイオン注入を行う。イオン注入条件の一例は、加速電圧90 eV、ドーズ量1X1013cm-2、でLSS理論から計算される飛程はRp=0.14umである。ZnSe系II-VI族半導体に窒素をイオン注入する場合、ドーズ量は1X1014cm-2以下であり5X1012cm-2以上であることが望ましい。尚、本実施例ではイオン注入後250C、10分間の熱処理を行なっているが、これはドーズ量によっては省略可能である。

【0057】従来、結晶成長後II-VI族半導体を空気中に放置すると急速に酸化が進み、ZnOやSeOが最表面に形成される。特にこのZnOは材料的に非常に安定であるため金属-II-VI族半導体間に存在すると大きな電圧障壁となりオーム性接触を得ることは困難となる。そこで電極金属を表面酸化膜を貫通してII-VI族半導体表面まで拡散させて金属/II-VI界面反応層を形成するためには高温での熱処理が一般的に有効である。しかし、ZnSe系II-VI族化合物半導体の結晶成長温度は200から300℃と極めて低いため電極形成のための熱処理温度をそれ以下に設定しなければならない。金属が表面酸化層を拡散しII-VI族半導体と反応層を形成できるような充分高い温度で熱処理を行うことができない。

【0058】本実施の形態のようにp型AuPd電極101 2上から窒素のイオン注入を行うと、まず運動エネルギーを持った窒素イオンがp型AuPd電極1012中のAuまたはPd原子と衝突する。それによりAuまたはPd原子がエネルギーを得て表面酸化膜を貫通してII-VI族半導体内 に弾き出される。これによって擬似的な金属/II-VI界面 反応層が形成される。その結果250Cなどの低温の熱処理 によっても容易に良好なオーム性接触が得られる。

【0059】尚、上記実施の形態1から7ではZnSe系II-VI族半導体レーザを例で説明したが、その他のZnS系II-VI族半導体レーザやGaN系III-V族半導体レーザにおいても本発明が同様に実施可能である。また電極金属としてAnPdの例を示したが、Ni系やPt系など様々な金属についてもその効果は得られる。

[0060]

【発明の効果】以上のように本発明によれば、アモルファス半導体層をコンタクト層に用いることにより、コンタクト抵抗が低減できるという有利な効果が得られる。そのためZnSe系青色半導体レーザにおいて、従来にない低電圧駆動、長寿命などが得られ、工業的価値は極めて高い。

【図面の簡単な説明】

- 【図1】本発明の一実施の形態による青色半導体レーザ の構造断面図
- 【図2】本発明の一実施の形態による青色半導体レーザ 20 の製造工程斯面図
- 【図3】 本発明の一実施の形態による青色半導体レーザ の構造断面図
- 【図4】 本発明の一実施の形態による青色半導体レーザの製造工程断面図
- 【図5】本発明の一実施の形態による青色半導体レーザ の構造断面図
- 【図6】本発明の一実施の形態による青色半導体レーザの製造工程断面図
- 【図7】本発明の一実施の形態による青色半導体レーザ 30の製造工程断面図
- 【図8】 本発明の一実施の形態による青色半導体レーザの製造工程断面図
- 【図9】本発明の一実施の形態による青色半導体レーザの製造工程断面図
- 【図10】本発明の一実施の形態による青色半導体レーザの製造工程断面図
- 【図11】従来の青色半導体レーザの構造断面図 【符号の説明】
- 11 Siをドープしたn型GaAs基板
- 12 Clをドープしたn型ZnSe層
- 13 C1をドープしたn型ZnSSeクラッド層
- 14 Clをドープしたn型ZnMgSSeクラッド層
- 15 Clをドープしたn型ZnSSe光導波層
- 16 ZnCdSe活性層
- 17 Nをドープしたp型ZnSSe光導波層
- 18 Nをドープしたp型ZnMgSSeクラッド層
- 19 Nをドープしたp型ZnSSe層
- 31 Siをドープしたn型GaAs基板
- 32 C1をドープしたn型ZnSe層

- 33 Clをドープしたn型ZnSSeクラッド層
- 34 C1をドープしたn型ZnMgSSeクラッド層

12

- 35 Clをドープしたn型ZnSSe光導波層
- 3 6 ZnCdSe活性層
- 37 Nをドープしたp型ZnSSe光導波層
- 38 Nをドープしたp型ZnMgSSeクラッド層
- 39 Nをドープしたp型ZnSSe層
- 51 Siをドープしたn型GaAs基板
- 52 Clをドープしたn型ZnSe層
- 10 53 Clをドープしたn型ZnSSeクラッド層
 - 54 Clをドープしたn型ZnMgSSeクラッド層
 - 55 Clをドープしたn型ZnSSe光導波層
 - 5 6 ZnCdSe活性層
 - 57 Nをドープしたp型ZnSSe光導波層
 - 58 Nをドープしたp型ZnMgSSeクラッド層
 - 59 Nをドープしたp型2nSSe層
 - 71 Siをドープしたn型GaAs基板
 - 72 C1をドープしたn型ZnSe層
 - 73 C1をドープしたn型ZnSSeクラッド層
 - 7.4 Clをドープしたn型ZnMgSSeクラッド層
 - 75 Clをドープしたn型ZnSSe光導波層
 - 7 6 ZnCdSe活性層
 - 77 Nをドープしたp型ZnSSe光導波層
 - 78 Nをドープしたp型ZnMgSSeクラッド層
 - 79 Nをドープしたp型ZnSSe層
 - 81 Siをドープしたn型GaAs基板
 - 82 C1をドープしたn型ZnSe層
 - 83 Clをドープしたn型ZnSSeクラッド層
 - 84 Clをドープしたn型ZnMgSSeクラッド層
 - 85 Clをドープしたn型ZnSSe光導波層
 - 8 6 ZnCdSe活性層
 - 87 Nをドープしたp型ZnSSe光導波層
 - 88 Nをドープしたp型ZnMgSSeクラッド層
 - 89 Nをドープしたp型ZnSSe層
 - 91 Siをドープしたn型GaAs基板
 - 92 C1をドープしたn型ZnSe層
 - 93 Clをドープしたn型ZnSSeクラッド層
 - 94 C1をドープしたn型ZnMgSSeクラッド層
 - 95 Clをドープしたn型ZnSSe光導波層
- 40 96 ZnCdSe活性層
 - 97 Nをドープしたp型ZnSSe光導波層
 - 98 Nをドープしたp型ZnMgSSeクラッド層
 - 99 Nをドープしたp型ZnSSe層
 - 101 Siをドープしたn型GaAs基板
 - 102 C1をドープしたn型ZnSe層
 - 103 Clをドープしたn型ZnSSeクラッド層
 - 104 C1をドープしたn型ZnMgSSeクラッド層
 - 105 Clをドープしたn型ZnSSe光導波層
 - 106 ZnCdSe活性層
- 50 107 Nをドープしたp型ZnSSe光導波層

108 Nをドープしたp型ZnMgSSeクラッド層

311 水素不純物を添加したアモルファスSiC層

511 銀不純物を添加したアモルファスAsSe層

109 Nをドープしたp型ZnSSe層

110 Nをドープしたp型ZnSe層

310 Nをドープしたp型ZnSe層

510 Nをドープしたp型ZnSe層

710 Nをドープしたp型ZnSe層

111 Teアモルファス層

112 絶緑層

312 絶縁層

5 1 2 絶縁層 513 p型AuPd電極

5 1 4 n型In電極

313 p型AuPd電極 3 1 4 n型In電極

113 p型AuPd電極

1 1 4 n型In電極

14 711 同一チャンバー内にて形成したTeアモルファス

層

712 絶縁層

713 p型AuPd電極

714 n型In電極

810 Nをドープしたp型ZnSe層

811 同一チャンバー内にて形成したp型AuPd電極

812 絶縁層

813 n型In電極

10 910 Nをドープしたp型ZnSe層

911 同一チャンバー内にて形成したp型AuPd電極

912 絶縁層

9 1 3 n型In電極

1010 Nをドープしたp型ZnSe層


1011 絶縁屬

1012 p型AuPd電極


1013 n型In電極

【図1】


(a) 111 Teアモルファス層 110 p型ZnSe是 <19 p型ZnSSe着 ~18 P型ZnMgSSeクラッド基 ~17 p型ZnSSe光導表層 -16 ZnCdSe活性層 ~15 n型ZnSSe光導放槽 **~14 n型ZnMgSSeクラッド着** `13 n型ZnSSe届 12 n型ZnSe是 11 n型GaAs基板



【図2】



112





n型In電腦 1115

111 n型GaAs基板


【図11】


【図5】






【図6】








512 乾燥層



















【図8】














【図9】 92~910 Iピタキシャル暦 / ----91 GaAs基板

-914 n型In電板


-92~910







[図10]



フロントページの続き

(51)Int.C1.⁶
// H 0 1 L 21/205

識別記号 庁内整理番号

F I H O 1 L 21/205 技術表示箇所